VERILOG PRACTICE
开始你的下一次逻辑探索
题目说明SPECIFICATION
题目加载后，说明将在这里显示。
ⓘ 实现提示
◎ 验证范围
solution.v
Verilog草稿保存在此浏览器Ln 1, Col 1
准备就绪
让你的逻辑运行起来
运行仿真查看输出，或提交验证检查实现。
波形将在仿真后出现
运行仿真后自动记录波形，无需编写 dumpfile 或 dumpvars。
可编辑激励、观察信号；提交验证始终使用题目标准测试平台。